全球首款2nm芯片背后
失效分析实验室?半导体工程师?2021-12-28 09:38
随着混合云、人工智能和物联网的兴起，芯片性能和能效变得越来越重要。然而，每一个十年都在考验摩尔定律的极限，二十一世纪也不例外。这种新的 2nm芯片是在 IBM 的奥尔巴尼研究机构设计和制造的，拥有 100,000 平方英尺的空间，有助于推动半导体行业的发展，满足不断增长的市场需求。使用IBM的纳米片技术，预计与当今最先进的 7nm节点芯片相比，性能提高 45%，能耗降低 75%。此外，这款2nm芯片展示了扩展半导体的能力。不到四年前，IBM 宣布了其具有里程碑意义的 5nm设计，这一最新突破使指甲大小的芯片能够集成 500 亿个晶体管。
制造的新时代：2nm
尽管工艺节点被称为“2nm”，但晶体管尺寸与 2nm的预期完全不同。在过去几年中，尺寸已被用作衡量芯片上 2D 特征尺寸的等效指标。今天，随着 FinFET 等 3D 晶体管的出现，工艺节点名称解释了 2D 等效晶体管。现在，通过这些 FinFET/纳米片技术，可以定制单个晶体管的电压特性。
确实，该芯片上的某些功能在实际纳米中很可能是低个位数，例如晶体管鳍泄漏保护层. IBM图像显示，这款新的 2nm 处理器采用了三堆栈 GAA 设计。关于Gate-All-Around/nanosheet 晶体管的发展，IBM 的 3-stack GAA 使用了 75 nm 的单元高度和 40 nm 的单元宽度、5nm 宽和5nm高的纳米片。栅极长度为 12 nm，栅极多晶间距为44 nm。IBM 声称其设计是第一个使用底部介电隔离通道的设计，可实现 12nm的栅极宽度。其内部垫片采用第二代干式工艺设计，有助于纳米片的开发。此外，EUV图案化首次应用于工艺的 FEOL 部分，使 EUV 能够用于设计的所有阶段。
随着半导体器件制造工艺的发展，极紫外 (EUV) 光刻技术通过将反射光掩模暴露在紫外线下来使用紫外线来产生图案，紫外线被反射到覆盖有光刻胶的基板上，现在用于制造器件。尽管 IBM 尚未发布有关 2nm 测试芯片的详细信息，但它很可能是一个带有一点逻辑的简化 SRAM 测试平台。12 英寸晶圆图像显示了各种光衍射图案，这可能表明需要进行各种测试以确认该技术的可行性。对于高性能和高效率的应用程序演示，IBM 表示它使用了多 VT方案。随着技术的这一进步和其他进步，晶体管尺寸可以减小，从而实现半导体的未来。尽管如此，芯片制造商继续推进晶体管技术，但这些结构中的互连一直滞后。
IBM 处于半导体创新的最前沿
除了这款 2nm 芯片，IBM 还开创了 7nm 和 5nm 工艺技术、单单元DRAM、化学放大光刻胶、铜互连布线、绝缘体上硅技术、多核微处理器、高 k 栅极电介质、嵌入式 DRAM 和3D 芯片堆叠。今年，IBM发布了基于POWER10的IBM Power System，该系统融合了 IBM Research 7nm 的进步。随着半导体行业的不断创新，我们将特别感兴趣的是这如何导致云提供商或其他大型数据中心运营商使用更少的服务器来完成相同数量的工作，同时降低能源成本和碳足迹。
半导体工程师
半导体经验分享，半导体成果交流，半导体信息发布。半导体行业动态，半导体从业者职业规划，芯片工程师成长历程。
- 发表于:
- 原文链接：https://kuaibao.qq.com/s/20211228A02TUD00?refer=cp_1026
- 腾讯「腾讯云开发者社区」是腾讯内容开放平台帐号（企鹅号）传播渠道之一，根据《腾讯内容开放平台服务协议》转载发布内容。
- 如有侵权，请联系 cloudcommunity@tencent.com 删除。
相关快讯
扫码
添加站长 进交流群
领取专属 10元无门槛券
私享最新 技术干货
腾讯云开发者
