暂无搜索历史
img_v3_02ag_afcef325-af6a-4905-9ec5-b32cbc526e4g
在软件或者芯片的开发中,一般都会用到Makefile,它是一个文本文件,其中包含有关如何编译和链接程序的指令。Makefile 由 make 工具使用,make...
前言:本文章为FPGA问答系列,我们会定期整理FPGA交流群(包括其他FPGA博主的群)里面有价值的问题,并汇总成文章,一方面是希望能帮到不经常看群消息的小伙伴...
在数字设计的Implementation过程中,从RTL到GDSII的每一步都是高度计算密集型的。在SoC层面,为了最小化互连的延迟,我们需要评估数百个par...
Vivado真的是太庞大了,现在一个安装包都要90GB的大小,安装过程甚至需要277GB的空间。真是应了那句话了:硬件但凡有一点升级,都会被软件立马吃掉...
看到这个消息,感觉非常振奋,毕竟特斯拉走的纯视觉的自动驾驶方案,如果能发布Robotaxi,说明特斯拉的自动驾驶技术已经比较成熟了。
在介绍Reduce MUXF Mapping,我们需要知道什么是MUXF,这就得从UltraScale的CLB说起。
加利福尼亚州圣何塞,2023年6月——高性能FPGA芯片和嵌入式FPGA硅知识产权(eFPGA IP)领域的领导性企业Achronix半导体公司日前宣布:Ach...
随着国产FPGA的崛起,中低端产品中,很多国产FPGA都是不错的选择,性价比很高。高端FPGA中,往往还是以AMD和Intel为主,但最近这几年,Achroni...
在时序报告中,会显示出clock path skew,如果时钟偏移超过0.5ns,就需要额外关注了。
UltraScale架构的设备在时钟架构上有显著的创新,全局时钟缓冲器和局部时钟缓冲器之间的差异很小。因此,7系列的区域时钟缓冲器已被新的时钟缓冲器取代,这些新...
UVM中的phase,按照其是否消耗仿真时间($time打印出的时间)的特性,可以分成两大类,一类是function phase,如 build_phase、c...
由于在工作中需要用到UVM仿真,就将自己的学习过程记录下来,写成了一个UVM学习的系列文章,文章中的绝大多数内容都来自《UVM实战》这本书,也从找了一些网上的公...
Versal FPGA中最新的DSP原语DSP58,它在最新的DSP48版本上已经有了许多改进,主要是从27x18有符号乘法器和48位后加法器增加到了27x24...
Forwarded Clock是一种时钟信号管理技术,用于在不同部件之间同步数据和控制信号。Forwarded Clock的目的是减少时钟偏斜(clock sk...
proFPGA是mentor的FPGA原型验证平台,当然mentor被西门子收购之后,现在叫西门子EDA。我们首先介绍一下原型平台是做什么的,再跟现在市场占有率...
XC7K325T在FPGA圈可谓是家喻户晓,很多FPGA工程师都用过,因为性价比非常高,又因为使用的人多,出货量大,又导致了成本的下降,如此的良性循环,可谓是各...
暂未填写个人简介
暂未填写技能专长